| Habib Mehrez |  |
 |
Date de l'exposé : 16 mai 2014, 11h30-12h30, salle Petri/Turing
Flot de configuation pour une architecture FPGA sécurisée contre les attaques DPA
Ce séminaire présente les recherches entreprises dans le cadre du projet ANR SecureFPGA qui vise à concevoir un circuit FPGA sécurisé contre les attaques de type DPA (Differential Power Analysis). Une revue des techniques proposées dans la littérature sera présentée. L'approche adoptée dans ce projet repose, au niveau logique, sur la technique WDDL (Wave Dynamic Differential Logic) et, au niveau de la consommation, sur l'équilibrage des charges. Le choix de l'architecture interne du FPGA sera défini ainsi que les différentes solutions pour équilibrer les chemins. Chaque solution s'appuie sur un flot de configuration spécifique (placement et routage) et les résultats attendus seront présentés.
